DATOS DEL PROFESOR
Nombre CAFFARENA FERNANDEZ, GABRIEL Correo electrónico gabriel.caffarena@ceu.es
Facultad Escuela Politécnica Superior Departamento Tecnologías de la Información
Sección Sin Sección Departamental Área de conocimiento Teoría de la Señal y Comunicaciones
Teléfono 913726435 Extensión 4960
ASIGNATURAS IMPARTIDAS
Electrónica Digital
Señales Aleatorias
Sistemas Digitales
Teoría de Circuitos
DATOS DE FORMACIÓN ACADÉMICA

Nivel académico Licenciatura/Ingeniería/Arquitectura
Formación Ingeniero de Telecomunicación
Especialidad Electronica
Universidad Universidad de Málaga
Centro E.T.S.I.T.
Fecha 12/02/1998

Nivel académico Beca Predoctoral
Centro Universidad Politécnica de Madrid
Finalidad Diseño automático de sistemas VLSI
Entidad financiadora Ministerio de Educación y Ciencia
Fecha de inicio 01/10/2001
Fecha de fin 30/09/2005

Nivel académico Doctorado
Formación Ingeniería de Telecomunicación
Director de tesis Carlos Carreras, Octavio Nieto-Taladriz
Universidad Universidad Politécnica de Madrid
Centro E.T.S.I.Telecomunicación
Fecha 06/10/2008

Nivel académico Premios
Premio Premio Extraordinario de Tesis de la UPM curso 2008-2009
ACTIVIDADES ANTERIORES DE CARÁCTER CIENTÍFICO O PROFESIONAL
PuestoInstituciónDesdeHasta
Profesor Ayudante Universidad Politécnica de Madrid 2005 2010
Becario de investigación (FPI) Universidad Politécnica de Madrid 2001 2005
Ingeniero de Redes Information and Communication Technologies, Imperial College London 2000 2001
Programador Lab of Neurobiology, University College London 1998 2000
IDIOMAS
IdiomaNivel habladoNivel leídoNivel escrito
InglésCorrectamenteCorrectamenteCorrectamente
PARTICIPACIÓN EN PROYECTOS DE INVESTIGACIÓN FINANCIADOS

Título del proyecto NEWTON
Entidad financiadora European Research Council
Subvención o dotación 5 M€
Entidades participantes 14 partners: USP-CEU, Dublin City University, etc.
Fecha de inicio 01/09/2015
Investigador principal Gabriel-Miro Muntean (Dublin City University)

Título del proyecto USP-BS Elderwear: Diseño y evaluación de algoritmos de supervisión de pacientes crónicos para una plataforma "wearable" de monitorización extrahospitalaria
Entidad financiadora USP-CEU y Banco Santander
Referencia UPS BS PPC12/2014
Subvención o dotación 10K €
Número de investigadores 6
Entidades participantes USP-CEU, Universidad de Santiago de Compostela
Fecha de inicio 01/09/2014
Fecha de fin 31/08/2016
Investigador principal Abraham Otero

Título del proyecto Aceleración Híbrida de la Computación de Altas Prestaciones de Aplicaciones de Bioingeniería
Entidad financiadora USP-CEU y Banco Santander
Referencia USP BS PPC05/2010
Subvención o dotación 16K €
Número de investigadores 4
Entidades participantes USP-CEU
Fecha de inicio 11/2010
Fecha de fin 08/2012
Investigador principal Gabriel Caffarena

Título del proyecto AMURA: "Sistemas UWB Multielemento y Reconfigurables para Aplicaciones Avanzadas de Señal: Diseño Microelectrónico
Entidad financiadora Ministerio de Ciencia e Innovación
Referencia TEC2009-14219-C03-02
Subvención o dotación 165.165 €
Número de investigadores 7
Entidades participantes UPM
Fecha de inicio 2009
Fecha de fin 2010
Investigador principal Carlos Carreras Vaquer

Título del proyecto DISEÑO ÓPTIMO AERODINÁMICO MEDIANTE TÉCNICAS NOVEDOSAS
Entidad financiadora Ministerio de Educación y Ciencia
Referencia CIT-370200- 2007-22
Número de investigadores 20
Entidades participantes UPM, UAM, Airbus, INTA
Fecha de inicio 2007
Fecha de fin 2009
Investigador principal Fernando Monge Gómez

Título del proyecto Transceptores Integrados Multielemento y Monocircuito para Radiocomunicación Digital de Banda Ancha y Muy Ancha. Diseño Electrónico
Entidad financiadora MINISTERIO DE CIENCIA Y TECNOLOGÍA
Referencia TEC2006-13067-C03-03
Número de investigadores 7
Entidades participantes UPM
Fecha de inicio 2004
Fecha de fin 2006
Investigador principal Carlos Carreras Vaquer

Título del proyecto Arquitecturas para Radiocomunicación Digital de Banda Ancha (Architectures for Wide Band Digital Radiocommunication
Entidad financiadora MINISTERIO DE CIENCIA Y TECNOLOGÍA
Referencia TIC2000-1395-C02-01
Número de investigadores 7
Entidades participantes UPM
Fecha de inicio 2001
Fecha de fin 2003
Investigador principal O. Nieto
PUBLICACIONES

Tipo publicación Artículo
Nombre de la revista IEEE Transactions on Circuits and Systems II (JCR)
Título Quantization Noise Power Estimation for Floating-Point DSP Circuits
Volumen En prensa
Año 2016
Autores G. Caffarena, D. Menard
Referencia (aceptado 2015)
Editorial IEEE

Tipo publicación Artículo
Nombre de la revista IEEE Trans. on CAD of Integrated Circuits and Systems (JCR)
Título A Formal Method for Optimal High-Level Casting of Heterogeneous Fixed-Point Adders and Subtractors
Volumen 34(1)
Página inicial 52
Página final 62
Año 2015
Autores R. Sierra, C. Carreras, G. Caffarena, C.A. López-Barrio
Referencia (aceptado 2014)
Editorial IEEE

Tipo publicación Artículo
Nombre de la revista Nephrology (JCR)
Título Correlations Between Physiological Parameters Related with Kidney Function and Minute by Minute Urine Output
Año 2015
Autores Abraham Otero, Pablo Cardinal, Nicolás Nin, Yeny Rojas, Lorena Oteiza, Rodrigo Garcia-Carmona, Gabriel Caffarena, José A. Lorente
Referencia En prensa
Editorial Asian Pacific Society of Nephrology

Tipo publicación Artículo
Nombre de la revista Scientometrics (JCR)
Título Comparing scientific performance among equals
Volumen 101
Página inicial 1731
Página final 1745
Año 2014
Autores C.O.S. Sorzano, J. Vargas, G. Caffarena, A. Iriarte-Ruiz

Tipo publicación Artículo
Nombre de la revista ACM Transactions on Reconfigurable Technology and Systems (JCR)
Título Self-Reconfigurable Constant Multiplier for FPGA
Año 2013

Tipo publicación Capítulo de libro
Título Design and implementation of hardware modules for baseband processing in radio transceivers: A case study
Subtítulo Wireless Radio-Frequency Standards and System Design: Advanced Techniques, ed. G. Cornetta, D. Santos, J.M. Vázquez
Año 2012
Autores A. Fernández, G. Caffarena, A. Jimenez, J. Casajús, C. Carreras
Editorial IGI Global

Tipo publicación Capítulo de libro
Título Fast Fixed-Point Optimization o DSP Circuits
Subtítulo “VLSI-SOC: Forward-Looking Trends in IC and System Design (Best Papers of VLSI-SoC 2010)”, eds. D. Atienza, J.L. Ayala, R. Reis
Año 2012
Autores G. Caffarena, A. Fernández, C. Carreras, J.A. López
Editorial Springer-Verlag

Tipo publicación Artículo
Nombre de la revista IEEE Transactions on Circuits and Systems II (JCR)
Título A Discrete Model for Correlation Between Quantization Noises
Volumen 59(11)
Página inicial 800
Página final 804
Año 2012
Autores J-C Naud, D. Ménard, G. Caffarena, O. Sentieys
Editorial IEEE

Tipo publicación Editor/a
Título Special Issue on “Quantization of VLSI Digital Signal Processing Systems”
Subtítulo EURASIP Journal of Advanes in Signal Processing (JCR)
Volumen 2012
Página inicial 1
Página final 2
Año 2012
Autores G. Caffarena, O. Sentieys, D. Menard, J.A. López, D. Novo
Editorial Springer Verlag

Tipo publicación Capítulo de libro
Título Applications of Interval-Based Simulations to the Analysis and Design of Digital LTI Systems
Subtítulo "Applications of Digital Signal Processing", Ed. Christian Cuadrado-Laborde
Año 2011
Autores J.A. López, E. Sedano, L Esteban, G Caffarena, A Ferna´ndez-Herrero, C Carreras
Editorial InTech

Tipo publicación Artículo
Nombre de la revista EURASIP J. on Advances in Signal Processing (JCR)
Título SQNR Estimation of Fixed-Point DSP
Volumen 2010
Año 2010
Autores G. Caffarena, C. Carreras, J.A. López, A. Fernández
Editorial Hindawi

Tipo publicación Artículo
Nombre de la revista J. of Structural Biology (JCR)
Título A clustering approach to multireference alignment of single-particle projections in electron microscopy
Volumen 2010
Año 2010
Autores C.O.S. Sorzano, J.R. Bilbao-Castro, Y. Shkolnisky, M. Alcorlo, R. Melero, G. Caffarena-Fernández, M. Li, G. Xu, R. Marabini and J.M. Carazo

Tipo publicación Artículo
Nombre de la revista IET Circuits, Devices and Systems (JCR)
Título Fast and Accurate Computation of the Round-Off Noise of LTI Systems
Volumen 2(4)
Año 2008
Autores J.A. López, G. Caffarena, C. Carrears, O. Nieto-Taladriz

Tipo publicación Artículo
Nombre de la revista International Journal of Electronics (JCR)
Título Fast and Accurate Power Estimation of FPGA DSP Components Based on High-level Switching Activity Models
Año 2008
Autores R. Jevtic, C. Carreras, G. Caffarena

Tipo publicación Artículo
Nombre de la revista Journal of Circuits System and Computers (JCR)
Título FPGA Acceleration for DNA Sequence Alignment.
Página inicial 245
Página final 266
Año 2007
Autores G. Caffarena, C.E. Pedreira, C. Carreras, S. Bojanic, O. Nieto-Taladriz

Tipo publicación Artículo
Nombre de la revista IEEE Transactions on Circuits and Systems II (JCR)
Título Optimal Combined Word-length Allocation and Architectural Synthesis of Digital Signal Processing Circuits
Año 2006
Autores G. Caffarena, G.A. Constantinides, P.Y.K. Cheung, C. Carreras, O. Nieto-Taladriz

Tipo publicación Artículo
Nombre de la revista Microprocessors and Microsystems (JCR)
Título FPGA for Pseudorandom Generator Cryptanalysis
Volumen 30
Página inicial 63
Página final 71
Año 2006
PARTICIPACIÓN EN CONTRATOS DE INVESTIGACIÓN DE ESPECIAL RELEVANCIA CON EMP. Y/O ADMON.

Título contrato DOVRES “Design Optimization by Virtual Reality Simulation”
Empresa del contrato Airbus España S.L
Subvencion o dotación 257.213 €
Número de investigadores 10
Entidades participantes Airbus España S.L, UPM
Duración desde 2008
Duración hasta 2010
Investigador responsable Carlos Carreras
PATENTES Y MODELOS DE UTILIDAD

Solicitantes/Inventores Pablo BARRIO LÓPEZ-CORTIJO, Carlos CARRERAS VAQUER, Roberto SIERRA CABRERA, Juan Antonio LÓPEZ MARTÍN, Gabriel CAFFARENA FERNÁNDEZ, Enrique SEDANO ALGARABEL, José Antonio FERNÁNDEZ DE BLAS, Ruzica JEVTIC
Título de la patente Systems and methods for improving the execution of computational algorithms
Número de solicitud US 13/229,946
Número de patente US9311433 B2
País de prioridad EE.UU.
Fecha de publicación 12/06/2016
Fecha de prioridad 27/05/2012
Entidad Titular Universidad Politecnica De Madrid, Airbus Operations S.L.
ESTANCIAS EN CENTROS EXTRANJEROS
ClaveTemáticaCentroLocalidadPaísDuraciónAño
Invitado Acceleración hardware del análisis de dinámicas cerebrales Universidad de oxford Oxford R.U. 1 mes 2016
Invitado Diseño Hardware de Sistemas DSP Instituto Nacional de Ciencias Aplicadas (INSA) Rennes Francia 1 mes 2015
Invitado Diseño Hardware de Sistemas DSP Instituto Nacional de Ciencias Aplicadas (INSA) Rennes Francia 1 mes 2013
Invitado Diseño hardware de sistemas DSP ENSSAT/University of Rennes I Lannion Francia 1 mes 2012
Invitado Diseño hardware de sistemas DSP ENSATT/University of Rennes I Lannion Francia 1 semana 2011
Doctorado Diseño hardware de sistemas DSP Imperial College London Londres RR.UU. 3 meses 2004
Doctorado Diseño hardware de sistemas de comunicaciones Inter-University Microelectronics Center (IMEC) Lovaina Bélgica 2 meses 2002
Contratado Gestión, diseño y despliegue de la red de ordenadores del Campus de South Kensington Imperial College Londres R.U. 11 meses 2000
Contratado Desarrollo de aplicaciones para el estudio de la visión humana (fMRI, psicofísica, ECG, etc.) en el laboratorio del Prof. Zeki University College London Londres R.U. 27 meses 1998
CONGRESOS
TítuloTipo participaciónAutoresCongresoPublicaciónLugarAño
Hardware Accelerator to Compute the Embedding Minimum Dimension of ECG RecordsPonenciaP Pérez-Tirador, G Caffarena, C.A García, A. Otero, R. García, R. RayaInt. Work-Conference on Bioinformatics and BioengineeringActasGranada2016
Low-power, Low-latency Hermite Polynomial Characterization of Heartbeats using a Field-Programmable Gate ArrayPonenciaK Lakhotia, G Caffarena, A Gil, D.G Marquez, A and M.P DesaiInt. Work-Conference on Bioinformatics and BioengineeringActasGranada2016
Iterative reconstruction for pet scanners with continuous scintillatorsPonenciaA. Iriarte, Ana, G. Caffarena, M. Lopez-Fernandez, R. Garcia-Carmona, etcIEEE Engineering in Medicine and Biology Society (EMBC)ActasMilán2015
2D and 3D Alignment for Electron Microscopy via Graphics Processing UnitsPonenciaE. Garcia, M. Mateo, A. Deideri, A. Iriarte, C.O,S Sorzano, G. CaffarenaInt. Work-Conference on Bioinformatics and BioengineeringActasGranada2014
FPGA Design of Delay-Based Digital Effects for Electric GuitarPósterPablo Calleja, Gabriel CaffarenaInternational Symposium on Applied Reconfigurable ComputingActasPortugal2014
Hermite Polynomial Characterization of Heartbeats with Graphics Processing UnitsPonenciaAlberto Gil, Gabriel Caffarena, David G. Marquez, Abraham OteroInt. Work-Conference on Bioinformatics and BioengineeringActasGranada2014
Outlier detection for single particle analysis in Electron MicroscopyPonenciaCOS Sorzano, J Vargas, JM de la Rosa-Trevin, A Zaldivar-Peraza, J Otón, V Abrishami, I Foche, R Marabini, G Caffarena, JM CarazoInt. Work-Conference on Bioinformatics and BioengineeringActasGranada2014
New radix-2 and radix-2^2 constant geometry fast Fourier transform algorithms for GPUsPonenciaS. Ambuluri, M. Garrido, I. Ragmen, G. CaffarenaIADIS Computer Graphics, Visualization, Computer Vision and Image Processing 2013 (CGVCVIP 2013)ActasPraga2013
Image processing for Cellular tomography using soft X-raysCharla invitadaC.O.S. Sorzano, J. Otón, J. Cuenca, A. Zaldivar-Pérez, G. Caffarena, J. Sánchez-Jiménez, C. Messaoudi, S. Marco, R. Marabini, J.M. Carazo9th Intl. Symposium on Biomedical ImagingActasBarcelona2012
Many-Core Parallelization of Fixed-Point Optimization thourgh GPU devicesPosterG. Caffarena, D. MenardConference on Design and Architectures for Signal and Image Processing, DASIPActasKarlsruhe2012
Acceleration of Electron Microscopy Application with GPGPUsComunicaciónA. Deideri, G. Caffarena, J.A. López, C.O.S. SorzanoJornadas de Computación ReconfigurableActasLa Laguna2011
Interdependency of Fixed-Point Optimization and Architectural SynthesisComunicaciónG. Caffarena, C. Carreras, J.A. LópezJornadas de Computación ReconfigurableActasLa Laguna2011
Architectural Synthesis of DSP Circuits under Simultaneous Error and Time ConstraintsComunicaciónG. Caffarena, C. CarrerasIEEE/IFIP International Conference on VLSI-SoCActasMadrid2010
Precision-Wise Architectural Synthesis of DSP CircuitsPosterG. Caffarena, C. Carreras,European Signal Processing Conference EUSIPCOActasAalborg, Dinamarca2010
SQNR Estimation of Fixed-Point DSP AlgorithmsComunicaciónG. Caffarena, C. Carreras, J.A. López, A. FernándezIEEE/IFIP International Conference on VLSI-SoCActasMadrid2010
SQNR Estimation of Non-Linear Fixed-Point AlgorithmsPosterG. Caffarena, J.A. López, A. Fernández, C. CarrerasEuropean Signal Processing Conference EUSIPCOActasEuropean Signal Processing Conference EUSIPCO2010
A Methodology for CFD Acceleration through Reconfigurable HardwarePonenciaE. Andrés, C. Carreras, G. Caffarena, M.C, Molina, O. Nieto-Taladriz, F. Palacios46th AIAA Aerospace Sciences Meeting and ExhibitActas2008
Optimized Synthesis of Fixed-Point DSP DatapathsComunicaciónG. Caffarena, J.A. López, A. Fernández, C. Carreras, O. Nieto-Taladriz.International Conference on ReConFigurable Computing and FPGAsActasCancun, Mejico2008
Optimized Synthesis of DSP Cores Combining Logic-based and Embedded FPGA ResourcesPósterG Caffarena, JA Lopez, C Carreras, O Nieto-TaladrizInternational Symposium on System-on-ChipActasTampere, Finlandia2006
High speed circuits for genetics applicationsPonenciaS Bojanic, G Caffarena, C Pedreira, O Nieto-Taladriz24th International Conference on MicroelectronicsActas2004
High-speed systolic array for gene matchingPósterG Caffarena, S Bojanic, JA López, C Pedreira, O Nieto-TaladrizACM/SIGDA 12th international symposium on FPGAsActasMonterey-CA, EE.UU.2004
TESIS DOCTORALES DIRIGIDAS
TítuloDoctorandoUniversidadFacultad/EscuelaCalificaciónMenciónAño
A Methodology for the Systematic Implementation of High-Performance Algorithms Processing Unstructured Meshes on FPGA-Based PlatformsRoberto Sierra CabreraUniversidad Politécnica de MadridE.T.S.I.TelecomunicaciónEn curso
GRANDES EQUIPOS QUE UTILIZA O HA UTILIZADO
EquipoFechaClave
Centro de procesamiento de datos (Laboratorio de Sistemas Integrados, UPM, 2002-2005)2002Responsable
Escáner de resonancia magnética (Wellcome Trust Centre for Neuroimaging, Londres, 1998-2000) 1998Usuario Asiduo
OTROS MÉRITOS O ACLARACIONES QUE SE DESEE HACER CONSTAR

Acreditado Profesor Doctor de Universidad Privada por la ACAP (2009)
Acreditado Contratado Doctor por la ACAP (2009)
Acreditado Ayudante Doctor por la ACAP (2009)

Revisor de IEEE Transactions on VLSI (JCR), IEEE Transactions on Signal Processing (JCR), IEEE Transactions on Circuits and Systems I (JCR), IEEE Transactions on Circuits and Systems II (JCR), Microprocessors and Microsystems (JCR), Int. J. of Computer, Systems and Circuits (JCR), Int. J. of Reconfigurable Computing, ACM Transactions on Embedded Systems, etc.


Miembro del Comité de Programa de los Congresos Internacionales ERSA, RECONFIG, IEEE/IFIP VLSI-SOC, GLSVLSI, IEEE SPL, DASIP, etc.

Premio Extraordinario de Tesis de la Universidad Politécnica de Madrid 2008-2009

"Certificate of Proficiency in English", Universidad de Cambridge, 12-2004.
"First Certificate in English", Universidad de Cambridge, 06-1998.


Investigador en el Laboratorio de Bioingeniería, USP-CEU, desde 2010


"CISCO Certified Network Associate", 06-2001.

- Miembro IEEE desde 2001, Senior Member desde 2011, Miembro de las sociedades IEEE Circuits and Systems y IEEE Computer
- Miembro y Local Liaison Officer de EURASIP desde 2008

Premio Ángel Herrera a la Labor Investigadora 2012, Mención Honorífica

Co-chair track "Arithmetic for Image and Signal Processing", Conference on Design & Architectures for Signal & Image Processing, 2012


Charlas invitadas:
1."Hardware Acceleration of Non-linear Processing of ECG", INSA; Universidad de Rennes (Francia), 2015
2."GPU Acceleration of Biomedical Applications: Electron Microscopy and ECG Analysis", INSA; Universidad de Rennes (Francia), 2013
3. "Fixed-Point Optimization with GPUs", CAIRN Seminar, ENSSAT-University of Rennes I, Lannion (Francia), 2012.
4."Optimization through GPGPUs", Seminar, Circuits and Systems Groups, Imperial College London, London (R.U.), 2011.
5."GPU Acceleration of Electron Microscopy Applications", Seminar, ENSSAT-University of Rennes I, Lannion (Francia), 2011.
6."HPC with GPGPUs", Seminar on Advances in Electronic Systems for ambience intelligence, ETSIT-Universidad Politécnica de Madrid, 2011.
7. "FPGA-based acceleration of scientific applications: bioinformatics and computational fluid dynamics", Seminar, ENSSAT-University of Rennes, Lannion (Francia), 2010.
8.“Design of Fixed-Point Hardware Systems”, Seminar on Advances in Electronic Systems for ambience intelligence, ETSIT-Universidad Politécnica de Madrid, 2009.
9.“CFD and FPGAs”, Symposium on CFD on Future Hardware Architectures, German Aerospace Institute (DLR), Braunschweig (Alemania), 2009.

Organización del seminario "I EURASIP Seminar on Hardware Design of DSP Systems"
Escuela Politécnica Superior, Universidad San Pablo CEU
5 de Mayo 2010

Organización del seminario "II EURASIP Seminar on Hardware Design of DSP Systems"
Escuela Politécnica Superior, Universidad San Pablo CEU
27 de Abril 2011

Organización del seminario "III EURASIP Seminar on Hardware Design of DSP Systems"
Escuela Politécnica Superior, Universidad San Pablo CEU
8 de Febrero 2012

Organización del seminario "IV EURASIP Seminar on Hardware Design of DSP Systems"
Escuela Politécnica Superior, Universidad San Pablo CEU
6 de Marzo 2013

2 Sexenios de investigación reconocidos

Organización del seminario "V EURASIP Seminar on Hardware Design of DSP Systems"
Escuela Politécnica Superior, Universidad San Pablo CEU
29 de Abril 2015

Co-chair track "Arithmetic for Image and Signal Processing", Conference on Design & Architectures for Signal & Image Processing, 2014

Participación en la "Noche de los Investigadores 2014" con la actividad "Quantify yourself"
Escuela Politécnica Superior, USP-CEU, 2014

Semana de la Ciencia 2014: "CARACTERIZACIÓN DE LATIDOS DE CORAZÓN MEDIANTE PROCESADORES GRÁFICOS"
Escuela Politécnica Superior, USP-CEU
Nov. 2014

Semana de la Ciencia 2013: "Aceleración de aplicaciones biomédicas mediante procesadores gráficos GPUs"
Escuela Politécnica Superior, USP-CEU
Nov. 2013

Docencia en inglés:
Curso programa Athens (30 horas), "Computer-Aided Electronic Design", UPM, 2006/2007
Digital Electronics, 6 ECTS, Degree in Biomedical Engineering, USP-CEU, 2014/2015, 2015/2016
Digital Systems, 6 ECTS, Degree in Biomedical Engineering, USP-CEU, 2015/2016
Random Signals, 6 ECTS, Degree in Biomedical Engineering, USP-CEU, 2015/2016

Participación en la "Noche de los Investigadores 2015" con la actividad "Conoce tus propios parámetros fisiológicos y su aplicación a la biónica"
Escuela Politécnica Superior, USP-CEU, 2015

Co-chair track "Assistive Technology for People with Neuromotor Disorders", International Work-Conference on Bioinformatics and Biomedical Engineering, 2016

Semana de la Ciencia 2015: "ARQUEOLOGÍA DIGITAL: CÓMO RECONSTRUIR UN APPLE 2 CON TECNOLOGÍA MODERNA"
Escuela Politécnica Superior, USP-CEU
Nov. 2015

Semana de la Ciencia 2015: "ROCK & BITS: DISEÑO DE EFECTOS PARA GUITARRA ELÉCTRICA"
Escuela Politécnica Superior, USP-CEU
Nov. 2015

Best paper award
IADIS Computer Graphics, Visualization, Computer Vision and Image Processing 2013 (CGVCVIP 2013)
2013

Best paper award
conference on Reconfigurable Computing and FPGAs (ReconFig 2004)
2004

Participación en la "Noche de los Investigadores 2016" con la actividad "Prótesis y órganos biónicos. ¿Cómo funcionan?"
Escuela Politécnica Superior, USP-CEU, 2016
X
X